(19)日本国特許庁(JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平7-50595

(43)公開日 平成7年(1995)2月21日

(51) Int.Cl.⁶

識別記号

庁内整理番号

技術表示箇所

H 0 3 M 13/00

8730-5 J

G06F 11/10

330 J

審査請求 未請求 請求項の数5 OL (全 16 頁)

(21)出願番号

(22)出願日

特願平5-196469

平成5年(1993)8月6日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

İ

(72)発明者 米田 稔 神奈川県横浜市磯子区新杉田町8番地 株


式会社東芝映像メディア技術研究所内

(74)代理人 弁理士 伊藤 進

(54) 【発明の名称】 復号化装置

(57)【要約】

【目的】高速性を損なうことなく回路規模を削減する。 【構成】修正シンドローム生成/ユークリッド用除算器 3はシンドローム生成回路1が求めたシンドローム及び 消失位置生成回路2が求めた消失位置係数から修正シン ドロームを生成すると共に、修正シンドロームを用いて ユークリッドの除算を行って誤り数値多項式を求める。 消失位置係数から消失位置多項式を生成し、更に、消失 位置多項式とユークリッド用積和演算回路4は 消失位置係数から消失位置多項式を生成し、更に、消失 位置多項式とユークリッドの除算の商を用いて誤り位置 多項式を求める。誤り位置多項式及び誤り数値多項式を チェンサーチ回路6に与えて誤り位置及び誤り数値を求 め、訂正実行回路7において受信語の誤りを訂正する。 修正シンドロームをユークリッドの除算器を利用して求め 、消失位置多項式を積和演算回路を利用して求めてお り、回路の共用化によって回路規模を低減している。



【特許請求の範囲】

【請求項1】 受信語からシンドロームを計算するシンドローム計算手段と、

受信語に同期した消失フラグから消矢位置データを発生 する消失位置生成手段と、

前記シンドロームから消失位置情報を除く修正シンドロームを生成する修正シンドローム生成手段と、

前記消失位置データから消失位置多項式を生成する消失 位置多項式生成手段と、

前記修正シンドロームと前記消矢位置多項式とから誤り 位置多項式及び誤り数値多項式を求めるユークリッドの 互除演算手段と、

このユークリッドの互除演算手段によって求められた誤り位置多項式及び誤り数値多項式から誤り位置及び誤り数値を求めるチェンサーチ手段と、

このチェンサーチ手段によって求められた誤り位置及び 誤り数値に基づいて、前記受信語の誤りを訂正する訂正 実行手段と、

を具備し、前記修正シンドローム生成手段及び前記消失 位置多項式生成手段を前記ユークリッドの互除演算手段 20 と共用することを特徴とする復号化装置。

【請求項2】 前記修正シンドローム生成手段は、前記 ユークリッドの互除演算手段の除算器と共用し、前記消 失位置多項式生成手段は、前記ユークリッドの互除演算 の積和演算回路と共用することを特徴とする請求項1に 記載の復号化装置。

【請求項3】 前記ユークリッドの互除演算手段の除算器は、1回の除算毎に、被除多項式と除多項式の係数を格納するレジスタのデータを交換しながら前記除多項式の最大次係数が非零となるまで除算を行うことより誤り位置多項式を求めると共に、前記被除多項式の係数用のレジスタを使用して修正シンドロームを生成することを特徴とする請求項2に記載の復号化装置。

【請求項4】 前記ユークリッドの互除演算手段の積和 演算回路は、乗算用のレジスタを使用して前記消失位置 多項式を生成することを特徴とする請求項2に記載の復 号化装置。

【請求項5】 受信語からシンドロームを計算するシンドローム計算手段と、

受信語に同期した消失フラグから消矢位置データを発生 40 する消失位置生成手段と、

第1及び第2のレジスタ、第1の加算器並びに第1の乗 算器を有する第1のセルが複数接続された第1のセル群 と、

この第1のセル群に前記シンドローム及び前記消失位置 データを与え、前記第1のレジスタ、第1の加算器及び 第1の乗算器を用いて、前記シンドロームから消失位置 情報を除く修正シンドロームを生成して前記第1のレジスタに格納する修正シンドローム生成手段と、

前記第1及び第2のレジスタ、第1の加算器並びに第1

の乗算器を用いて、前記第1のレジスタに格納された修 正シンドロームと前記消矢位置多項式とから誤り数値多 項式を求めるユークリッドの除算手段と、

第3、第4及び第5のレジスタ、第2の加算器並びに第 2の乗算器を有する第2のセルが複数接続された第2の セル群と

前記第2のセル群に前記消失位置データを与え、前記第3のレジスタ、第2の加算器及び第2の乗算器を用いて、消失位置多項式を生成して前記第3のレジスタに格10 納する消失位置多項式生成手段と、

前記ユークリッドの除算手段の商が与えられ、前記第 3、第4及び第5のレジスタ、第2の加算器並びに第2 の乗算器を用いて、前記第3のレジスタに格納された消 失位置多項式と前記商とから誤り位置多項式を求めるユ ークリッドの積和演算手段と、

前記ユークリッドの除算手段及び積和演算手段によって 夫々求められた誤り数値多項式及び誤り位置多項式から 誤り位置及び誤り数値を求めるチェンサーチ手段と、

このチェンサーチ手段によって求められた誤り位置及び の 誤り数値に基づいて、前記受信語の誤りを訂正する訂正 実行手段とを具備したことを特徴とする復号化装置。

【発明の詳細な説明】

【0001】 [発明の目的]

[0002]

【産業上の利用分野】本発明は、リード・ソロモン符号 及びBCH符号を含むゴッパ符号の誤り訂正符号の復号 に好適の復号化装置に関する。

[0003]

【従来の技術】近年、各種ディジタルシステムの信頼性を向上させるために、誤り訂正符号が適用されるようになった。誤り訂正符号としては、システムに応じて種々のものが採用されている。特に、Reed solomon符号(以下、RS符号という)は、冗長度が低く、CD(コンパクトディスク)、DAT(ディジタルオーディオテープ)及び衛星通信の分野等において広く用いられている重要な符号である。

【0004】RS符号の復号方法としては種々の提案がある。2又は3シンボル程度の訂正では、RS符号を用いて代数的な手法によって誤り位置及び誤り値を求めることが可能であり、その装置化は容易である。しかし、高信頼性を必要とするシステムにおいては、訂正能力を大きくする必要がある。この場合には、ピーターソン法、バーレカンプ・マッシィ法又はユークリッド法等を用いる。これらの方法は、誤り位置多項式及び評価多項式を導出し、チェンサーチ法等によって誤り位置及び誤り値を求めることによって復号を行う。

【0005】図14はこのような誤り訂正符号を復号する従来の復号化装置を示す回路図である。図14の装置は特公平4-7847号公報にて開示されたものであ

50 る。

3

【0006】図14の装置はシストリックアルゴリズムに基づいて構成している。消失を考慮しない場合には、 復号は以下の(1)乃至(5)に示す手順で行う。

【0007】(1)シンドローム計算を行う。

【0008】(2)シンドロームが全て0ならば誤りなしと判定する。

【0009】(3)シンドロームからピーターソン法又はユークリッドの互除法等を用いて、誤り位置多項式σ (X)及び誤り数値多項式ω(X)を求める。

【0010】(4) チェンサーチによって、 σ (X) の根、即ち、誤り位置を求める。

【0011】(5)ω(X)の根、即ち、誤りの値を求める。

【0012】更に、図14の装置では、誤りの訂正だけでなく、消失位置のフラグ信号を用いて消失に対する訂正機能も有している。消失フラグはシンボルが誤りと思われることを示すものであり、フラグ出力回路201 はこの消失フラグを入力端子r inから入力される受信語と同期させて出力する。消失位置発生回路202 は消失フラグによって、消失の位置を示す消失位置係数 α i を生成す 20 る。

$$S \in (X) = (X - \alpha^{\dagger}) \cdot S(X)$$

計算結果はMU X 229 を介してラッチ230 に与えて出力する。なお、上記式(1)の計算には 2 t ステップを要する。計算終了後、各セルのレジスタには修正シンドロームの係数が保持され、 2 t ステップ出力モードにすることで修正シンドローム S ϵ (X) が出力される。

【0016】修正シンドロームセル回路206 が求めた修正シンドロームS ε (X) は I / F 207 を介してGCD (Greatest Common Divisor (最大公約数)) セル回路2 30 08及び消失位置係数ラッチ回路209 に与える。更に、消失位置係数ラッチ回路209及びGCDセル回路208 の出力は I / F 210 を介して乗算セル回路211 及び誤り-消失数値多項式ラッチ212 に与える。GCDセル回路208 は、修正シンドロームのデータ系列から誤り位置多項式 σ e (X) と誤り-消失数値多項式 π (X) の係数のデータ系列を求める。更に、乗算セル回路211 は、誤り位置多項式 π e (X) と消失位置データ系列とから誤り消失位置多項式 π (X) の係数データを求める。更に、 π / F 回路213 は誤り消失位置多項式 π (X) の微分 π 40 (X) を求め、誤り一消失数値多項式 π (X) と共にEvaluationセル回路214 に出力する。

【0017】Evaluationセル回路214 は、誤り位置多項式 $\sigma(\alpha^i)$ が0となる位置 i において、下記式(2)に示す演算によって誤り数値を求める。

[0018]

$$n (\alpha^{\dagger}) / \sigma' (\alpha^{\dagger}) \qquad \cdots (2)$$

Evaluationセル回路214 が求めた誤り数値はゲート回路 失位置多項式を生成する消失位置多項式生成手段と、前 215 を介して加算回路216 に与える。ゲート回路215 は 記修正シンドロームと前記消矢位置多項式とから誤り位 誤り位置多項式 σ (σ) が σ 0 である場合に、位置 σ 1 に σ 50 置多項式及び誤り数値多項式を求めるユークリッドの互

*【0013】一方、入力端子 r inを介して入力される受信語は、シンドロームセル回路203に与えてシンドロームS(X)を生成する。消失位置係数 a i 及びシンドロームS(X)はインターフェース(以下、I/Fという)204を介して消失位置係数ラッチ回路205及び修正シンドロームセル回路206に与える。修正シンドロームセル回路206に与える。修正シンドロームセル回路206に与える。修正シンドロームの情報を除去した修正シンドロームS (X)を作成する。図15は修正シンドロームセル回路206の具体10的な構成を示すブロック図である。

【0014】修正シンドロームセル回路206 は、図15 に示すセルを2 t 個接続して構成する。シンドロームS (X) は図15の入力Yinとしてラッチ221 に与える。ラッチ221 がシンドロームS (X) をロードすると、X inとして消失位置係数 α^{i} がラッチ222 に入力される。制御回路224 は、ラッチ223 からのコマンドに基づいて、ラッチ225, 226、加算回路227 及び乗算回路228 を制御して、下記式(1)に示す計算を行って、修正シンドロームS ϵ (X) を求める。

[0015]

$m o d X^{2t}$... (1)

誤りが生じているものと判断して誤り数値を加算回路216 に与える。加算回路216 はバッファメモリ217 から受信語が与えられており、受信語の位置 i のデータと位置 i の誤り数値とのガロア体の加算によって誤りを訂正して出力端子218 に出力する。なお、図中のCOMinは各回路のコマンド入力である。

【0019】図14の装置はパイプライン処理が可能であり、高速性に優れている。しかしながら、回路規模が膨大であり、LSI化する場合に経済的ではないという欠点があった。

[0020]

【発明が解決しようとする課題】このように、上述した 従来の復号化装置においては、回路規模が大きく、ま た、LSI化に適していないという問題点があった。

【0021】本発明は、高速性を損なうことなく、回路 規模を大幅に削減することができる復号化装置を提供す ることを目的とする。

【0022】 [発明の構成]

[0023]

【課題を解決するための手段】本発明に係る復号化装置は、受信語からシンドロームを計算するシンドローム計算手段と、受信語に同期した消失フラグから消矢位置データを発生する消失位置生成手段と、前記シンドロームから消失位置情報を除く修正シンドロームを生成する修正シンドローム生成手段と、前記消失位置データから消失位置多項式を生成する消失位置多項式と成手段と、前記修正シンドロームと前記消矢位置多項式とから誤り位置多項式及び誤り数値多項式を求めるユークリッドの互

除演算手段と、このユークリッドの互除演算手段によっ て求められた誤り位置多項式及び誤り数値多項式から誤 り位置及び誤り数値を求めるチェンサーチ手段と、この チェンサーチ手段によって求められた誤り位置及び誤り 数値に基づいて、前記受信語の誤りを訂正する訂正実行 手段と、を具備し、前記修正シンドローム生成手段及び 前記消失位置多項式生成手段を前記ユークリッドの互除 演算手段と共用するものである。

[0024]

【作用】本発明において、修正シンドローム生成手段及 び消失位置多項式生成手段は、ユークリッドの互除演算 手段と共用する。これにより、回路規模が削減される。 [0025]

【実施例】以下、図面を参照して本発明の実施例につい て説明する。図1は本発明に係る復号化装置の一実施例 を示すプロック図である。

【0026】受信語はシンドローム生成回路1に与え る。受信語に同期した消失フラグは消失位置生成回路2 に与える。シンドローム生成回路1は受信語からシンド ロームS(X)を算出する。一方、消失位置生成回路2 は入力された消失フラグから消失位置係数 α ί を発生 し、図示しないレジスタに格納するようになっている。

【0027】本実施例においては、修正シンドローム生 成演算及び消失位置多項式生成演算を行うための回路を 夫々ユークリッド互除演算のための除算器及び積和演算 回路と共用するようになっている。即ち、シンドローム 生成回路1からのシンドロームS (X) 及び消失位置生 成回路からの消失位置係数α は修正シンドローム生成 /ユークリッド用除算器2に与える。また、消失位置係 数α は消失位置多項式生成/ユークリッド用積和演算 30 れる。 回路4に与える。

 $Ri(X) = Ri-2(X) \mod d$

ここで、Qi (X) はRi-2 (X) をRi-1 (X) で除 算したときの商である。図2において、Ri レジスタ21 乃至28及びRi-İ レジスタ31乃至38の構成は図2と同様 である。レジスタ21乃至28のデータ端口には夫々スイッ チ60乃至67からデータを供給する。レジスタ21乃至28の 出力データは、夫々加算器41乃至47及び乗算器72に与え ると共に、レジスタ31乃至38のデータ端Dにも与える。 レジスタ31乃至37の出力データは、夫々スイッチ151 乃 至157 を介して乗算器51乃至57に与えると共に、乗算器 38の出力は逆元ROM70に与える。また、レジスタ31乃 至38の出力は夫々スイッチ60乃至67にも与える。

【0034】スイッチ60には0及びシンドローム係数S 0 も与えられ、スイッチ60は後述する制御信号LDN. LDN2に制御されて、O、シンドローム係数SO及び レジスタ31の出力のいずれかを選択してレジスタ21に与 えるようになっている。同様に、スイッチ31乃至67に は、夫々前段の加算器41乃至47の出力及びS1 乃至S7 も与えられ、スイッチは3入力の1つを選択してレジス 50 いる。

*【0028】図2は図1の修正シンドローム生成/ユー クリッド用除算器3の具体的な構成を示す回路図であ る。この図2を説明する前に、図4及び図5を参照して 修正シンドローム生成の原理回路及びユークリッド互除 演算の除算器を説明する。

【0029】図4はスイッチ10、加算器11、レジスタ12 及び乗算器13から構成されるセルを2 t 個接続して構成 される。初期状態においては、スイッチ10が端子14を選 択して各レジスタ12にシンドロームSO 乃至S2t-1を与 える。次に、スイッチ10は端子15を選択して、前段のレ ジスタ12の出力を加算器11に与える。なお、最下位の次 数側のセルのスイッチ10には0を与える。加算器11には レジスタ12の出力と消失位置係数α! との乗算結果が与 えられており、加算器11はmodX2tの加算を行う。検 出された消失位置係数 α^{\dagger} が入力されることにより、結 局、レジスタ12には上記式(1)に示す修正シンドロー ムSε(X)の各係数が保持されることになる。

【0030】次に、図5を参照してユークリッド互除演 算の除算に使用可能な除算器について説明する。図5の 20 除算器は本件出願人が先に出願した特願平5-7465 2号明細書において記載したものである。

【0031】レジスタ21乃至28は被除数であるRi-2

(X) の係数記憶用のレジスタであり、レジスタ31乃至 38は除数であるRi-1 (X) の係数記憶用のレジスタで ある。レジスタ21乃至28には除算終了後の剰余が保存さ れるので、これらのレジスタ21乃至28をRi レジスタと いい、レジスタ31乃至38をRi-1 レジスタという。

[0032] R-1 $(X) = X^{2t}$, R0 = S ϵ (X) $\xi \tau$ ると、図5の構成によって、下記式(3)の演算が行わ

[0033]

Ri-1 (X) ... (3)

タ22乃至28に出力する。

【0035】逆元ROM70はレジスタ38出力の逆元をア ンドゲート71に出力する。アンドゲート71は信号QEN の"H"で逆元を乗算器72に与える。乗算器72はレジス タ28の出力と逆元との乗算を行って、出力Q(X)とし て出力すると共に、乗算器51乃至57に出力する。乗算器 51乃至57は夫々レジスタ31乃至37の出力とQ(X)とを 乗算して加算器41乃至47に出力する。加算器41乃至47は 前段のレジスタ21乃至27の出力と乗算器51乃至57の出力 とを加算してスイッチ61乃至67に与えるようになってい る。

【0036】本実施例においては、修正シンドローム計 算処理とユークリッドの除算処理を切換えるためのスイ ッチ150 乃至157, 158 及び乗算器72の出力をスイッチ 60に与える乗算器159 を有している。スイッチ150 乃至 157 , 158 は修正シンドローム計算時には端子 b を選択 し、除算を行う場合には端子 a を選択するようになって

【0037】図3は図1の消失位置多項式生成/ユーク リッド用積和演算回路4の具体的な構成を示す回路図で ある。この図3を説明する前に、図6及び図7を参照し て消失位置多項式生成の原理回路及びユークリッドの積 和演算器を説明する。

【0038】図6の回路の構成は図4の修正シンドロー ム生成の原理回路と同様である。図6においては、2 t +1個のセルを接続し、スイッチ10の端子14には1,

$$\sigma \cdot (\mathbf{Y}) = (\mathbf{Y} - \alpha \mathbf{i}) \cdot (\mathbf{Y} - \alpha \mathbf{i})$$

に使用可能な積和演算器について説明する。

【0040】レジスタ80乃至88にはBi (X) が格納さ れ、乗算器90乃至98はレジスタ80乃至88の出力と図5の 除算器の商Q(X)との乗算結果を加算器100 乃至108 に出力する。加算器100 乃至108 の出力は夫々QBi レ ジスタ120 乃至128 に与える。加算器130 乃至138 は、※

Bi
$$(X) = Bi-2 (X) - Qi (X) \cdot Ri-1 (X)$$

なお、上記式(4)及び(5)の演算は、degRi $(X) < [(2t+N_{\ell})/2]$ となるまで行う (N_{ℓ}) は消失数(消失フラグの数))。

【0043】図3において、Bi レジスタ80乃至88のデ ータ端Dには夫々スイッチ140 乃至148 の出力が入力さ れる。レジスタ80乃至88の出力は夫々乗算器90乃至98に 与えると共に、Bi-2 レジスタ110 乃至118 のデータ端 Dに与える。更に、レジスタ80乃至87の出力はスイッチ 161 乃至168 を介して加算器101 乃至108 に与える。乗 算器90乃至98はQ(X)が与えられており、Bi レジス タ80乃至88の出力とQ(X)とを乗算して乗算結果を夫 々加算器100 乃至108 に出力する。加算器100乃至108 の出力は夫々QBi レジスタ120 乃至128 に与え、加算 30 器100 乃至108は夫々乗算器90乃至98の出力と0又はス イッチ161 乃至168 の出力とを加算して出力する。レジ スタ120 乃至128 の出力は夫々スイッチ161 乃至168 を 介して加算器130 乃至138 に与え、加算器130 乃至138 は夫々レジスタ120 乃至128 とレジスタ110 乃至118 の 出力とを加算してスイッチ140 乃至148 に与えるように なっている。

【0044】本実施例においては、消失位置多項式生成 演算とユークリッド用積和演算とを切換えるためのスイ ッチ161 乃至168 を設けている。スイッチ161 乃至168 は消失位置多項式生成時には端子aを選択し、ユークリ ッド用積和演算時には端子bを選択するようになってい る。

【0045】消失位置多項式生成/ユークリッド用積和 演算回路 4 は、消矢位置係数 α^i 、 α^j 、 α^k …から、 上記式(4)の消失位置多項式σε(X)を求め、同時 に、修正シンドローム生成/ユークリッド用除算器3 は、シンドロームS (X) と消失位置係数 α^{\dagger} , α^{\dagger} , α^k , …から、上記式 (1) に示す修正シンドロームを 求める。これらの演算結果を初期値としてユークリッド 50 明する。

*0,0,…を入力する。初期状態ではスイッチ10に端子 14を選択させ、以後、スイッチ10に端子15を選択させて 前段のセル出力を入力する。消失位置係数がαί, α^{j} , α^{k} , …とすると、この構成によって、下記式 (4) に示す消失位置多項式 σε(X) の係数が得られ る。

[0039]

$$\sigma \in (X) = (X - \alpha^{\dagger}) \cdot (X - \alpha^{\dagger}) \cdot (X - \alpha^{k}) \cdots \cdots (4)$$

次に、図7を参照してユークリッド互除演算の積和演算 10 %レジスタ80乃至88の出力を格納するBi-2 レジスタ110 乃至118 の出力が与えられて、2入力の加算を行う。 と、この構成によって、図7の積和演算器は下記式 (5) の積和演算を行う。

[0042]

... (5)

の互除演算を行う。即ち、修正シンドローム生成/ユー クリッド用除算器3は、修正シンドロームSε(X)の 20 係数を初期値として、上記式(4)によって誤り数値多 項式ω(X)を求め、消失位置多項式生成/ユークリッ ド用積和演算回路 4 は、消失位置多項式 σ ε (X) の係 数を初期値として、上記式 (5) によって誤り位置多項 式 σ (X) を求める。

【0046】誤り数値多項式ω(X)及び誤り位置多項 式 σ (X) はチェンサーチ回路6に与える。チェンサー チ回路 6 は、誤り位置多項式 σ (X) の微分 σ ' (X) を求め、誤り位置多項式σ (αⁱ) が 0 となる位置 i に おいて、誤り数値 ω (α ⁱ) $/\sigma$ ⁱ (α ⁱ)を演算によ って求める。これらの誤り位置及び誤り数値は訂正実行 回路7に与える。受信語及び消失フラグは遅延回路8に も与えており、遅延回路8はチェンサーチ回路6までの 処理時間の遅れを考慮して、受信語及び消失フラグを遅 延させて訂正実行回路7に与える。訂正実行回路7は誤 り位置iの受信語と誤り数値とのガロア体の加算を行う ことにより受信語の誤りを訂正して出力する。

【0047】次に、このように構成された実施例の動作 について図8及び図9のタイミングチャート並びに図1 0乃至図13の説明図を参照して説明する。図8は図5 の除算器の動作を説明するためのタイミングチャートで あり、図9は図7の積和演算器の動作を説明するための タイミングチャートである。

【0048】本実施例は修正シンドローム生成及びユー クリッド用除算、並びに消失位置多項式生成及びユーク リッド用積和演算を夫々図2及び図3の回路によって実 現している。しかし、説明の便宜上、先ず、これらの演 算が夫々図4乃至図7の回路によって実現されることを 説明し、次に、これらの図4万至図7の回路動作を図2 及び図3の回路によって実現することができることを説

-5-

5、7) RS符号を復号する場合について説明する。原 始多項式P(X)をP(X)=X4+X+1とし、生成*

【0049】例として、ガロア体GF(24)上の(1 *多項式G(X)を下記式(6)で示すものとする。 [0050]

10

$$G(X) = \prod_{i=1}^{8} (X - \alpha^{i}) \qquad \cdots (6)$$

を0番目乃至14番目の情報というものとして、9,1

受信信号の最後の情報から先頭の情報までの15の情報 ※一が発生したものとする。この場合には、シンドローム 係数S0 乃至S7 は下記式(7)で与えられる。

0, 11, 12番目に夫々 $\alpha^8, \alpha, \alpha^6, \alpha^9$ のエラ※10 【0051】

... (7)

従って、シンドローム生成多項式S(X)は下記式

• $(\alpha^{12})^{8} = \alpha^{3}$

(8) によって示すことができる。

 $S(X) = \alpha^3 X^7 + \alpha^{13} X^6 + \alpha^8 X^5 + X^4 + \alpha^{11} X^3 + \alpha^{12} X^2 + \alpha^{10} X$

★【0052】

一方、受信語の12番目と11番目に消失フラグが発生 ☆(X)は下記式(9)のように求められる。 しているものとする。そうすると、図4の回路による上 [0053]

記式(1)の演算によって、修正シンドロームS ε ☆

 $S_{\varepsilon}(X) = (X - \alpha^{-12}) \cdot (X - \alpha^{-11}) \cdot S(X) \mod X^{8}$ $= \alpha^{2} X^{7} + \alpha^{5} X^{6} + \alpha^{2} X^{5} + \alpha^{6} X^{4} + \alpha^{6} X^{3} + \alpha^{8} X^{2} + X + \alpha^{8}$... (9)

また、図6の回路による上記式(4)の演算によって、 ◆められる。 消失位置多項式 σ ε (X) は下記式 (10) のように求◆ [0054]

$$\sigma \in (X) = (X - \alpha^{-12}) \cdot (X - \alpha^{-11})$$

$$= X^2 + \alpha^7 X + \alpha^7 \qquad \cdots (10)$$

【0055】先ず、R-1 (X) = X^{2t} = X⁸ , R0 = S

次に、ユークリッドの互除法に基づいて計算を行う。 *【0056】次に、i=1とした後、図5の回路による 式(3)に示す演算を行う。

 ϵ (X), B-1 (X) = 0, B0 = σ ϵ (X) とする。* [0057]

 $Ri(X) = Ri-2(X) \mod Ri-1(X) \cdots (3)$

上述したように、Qi (X) はRi-2 (X) をRi-1

(X)で除算したときの商である。

ある場合には、iに1を加算し、この演算を繰返す。 【0059】この例では、1回目のループで、R1

【0058】この演算はdeg Ri (X) < [(8+2)

(X) は下記式(11)に示すものとなる。

/2] (=5) となるまで行う。deg Ri (X) <5で 【0060】

R1 (X) = R-1 (X) \div R0 (X) = X8 \div S ε (X)

```
11
                      = { (\alpha^{13}X + \alpha) /Q1 (X) } + { (\alpha^{13}X^6 + \alpha^7 X^5 + \alpha^3 X^4 + \alpha^{10})
                      X^{3} + \alpha^{10}X^{2} + \alpha^{11}X + \alpha^{9}) /R1 (X)}
                                                                                           ... (11)
 て、R2 (X)を求める。
                      R2 (X) = R0 (X) \div R1 (X)
                      \{ (\alpha^4 X + \alpha^5) / Q2 (X) \} + \{ (\alpha^2 X^3 + \alpha^8 X^2 + \alpha^{11} X + \alpha^6) \}
                      /R2(X)
 式 (12) はdeg R3 (X) = 3 であるので計算を終了
                                                              ※行う。
する。式(12)のR3(X)がω(X)である。
                                                                 [0063]
 【0062】一方、図7の回路は式(5)に示す演算を※10
                      Bi (X) = Bi-2 (X) - Qi (X) \cdot Ri-1 (X)
                                                                                ... (5)
 この式(5)の演算も、deg Ri (X) < 5となるまで ★【0064】
行う。
                      B1 (X) = B-1(X) - Q1(X) \cdot B0(X)
                                 = 0 - (\alpha^{13}X + \alpha) \cdot (X^2 + \alpha^7 X + \alpha^7)
                                 = \alpha^{13} X^3 + \alpha^2 X^2 + \alpha^4 X + \alpha^8
                                                                                      ... (13)
                      B2 (X) = B0 (X) - Q2 (X) \cdot B1 (X)
                                 = (X^2 + \alpha^7 X + \alpha^7)
                                     - (\alpha^4 X + \alpha^5) \cdot (\alpha^{13} X^3 + \alpha^2 X^2 + \alpha^4 X + \alpha^8)
                                 = \alpha^{2} X^{4} + \alpha^{2} X^{3} + \alpha^{12} X^{2} + \alpha^{11} X + \alpha^{5} \cdots (14)
となる。式(14)のB2 (X)がσ(X)である。
                                                            ☆る。
 【0065】ここで、\sigma(X) に\alpha^{-12} を代入すると、
                                                                [0066]
X = \alpha^{-12} = \alpha^3 であるので、下記式(15)が得られ☆
                      \sigma (\alpha^3) = \alpha^2 \cdot \alpha^{12} + \alpha^2 \cdot \alpha^9 + \alpha^{12} \cdot \alpha^6 + \alpha^{11} \cdot \alpha^3 + \alpha^5
                                 = \alpha^{14} + \alpha^{11} + \alpha^{3} + \alpha^{14} + \alpha^{5} = 0
                                                                                ... (15)
この式(15)から12番目にエラーが発生したことが ◆て下記式(16)で表わすことができる。
判明する。このときの誤り値eは、σ(X)の奇数項を
                                                               [0067]
集めて求めた導関数 \sigma' (X) = \alpha^2 X<sup>2</sup> + \alpha^{11} を用い \Phi
                     e = \omega (X) \div \sigma' (X)
                                                                               ... (16)
式 (16) \alpha^{-12} を代入すると、X = \alpha^{-12} = \alpha^3 で あるので、
                     e = \omega (\alpha^3) \div \sigma' (\alpha^3)
                     = (\alpha^2 \cdot \alpha^9 + \alpha^8 \cdot \alpha^6 + \alpha^{11} \cdot \alpha^3 + \alpha^6) \div (\alpha^2 \cdot \alpha^6 + \alpha^{11})
                     = \alpha^1 \div \alpha^7
                     = \alpha^9
このようにして、誤り値\alpha^9が求められる。
                                                            * α<sup>-10</sup> , α<sup>-9</sup>を代入する。
 【0068】同様に、11番目、10番目及び9番目に
                                                               【0069】X = \alpha^{-11} = \alpha^4 であるので、式(14)
ついても計算を行う。式(14), (16) \[ \alpha^{-11} \], * は
                     \sigma (\alpha^4) = \alpha^2 \cdot \alpha^{16} + \alpha^2 \cdot \alpha^{12} + \alpha^{12} \cdot \alpha^8 + \alpha^{11} \cdot \alpha^4 + \alpha^5
                                = \alpha^3 + \alpha^{14} + \alpha^5 + \alpha^0 + \alpha^5 = 0
となる。また、式(16)から
                     e = \omega (\alpha^4) \div \sigma' (\alpha^4)
                     = (\alpha^4 \cdot \alpha^4 + \alpha^5) \div (\alpha^2 \cdot \alpha^{12} + \alpha^8 \cdot \alpha^8 + \alpha^{11} \cdot \alpha^4 + \alpha^6)
                     = \alpha^6
が得られる。
                                                                【0071】また、X = \alpha^{-9} = \alpha^{6} を代入すると、
【0070】また、X = \alpha^{-10} = \alpha^{5}を代入すると、式
                                                               \sigma (\alpha^6) = \alpha^{11} + \alpha^5 + \alpha^9 + \alpha^2 + \alpha^5 = 0
(14), (16)は、
                                                                e = \omega (\alpha^6) \div \sigma' (\alpha^6) = \alpha^8
\sigma (\alpha^5) = \alpha^7 + \alpha^2 + \alpha^7 + \alpha^1 + \alpha^5 = 0
                                                               となる。このようにして、誤り位置及び誤りの値が求め
e = \omega (\alpha^5) \div \sigma' (\alpha^5) = \alpha
                                                               られる。
となる。
                                                          50 【0072】次に、図5の除算器及び図7の積和演算回
```

13

路が上述した演算を行う場合の動作について説明する。 図 5 の除算器は上記式 (3) のRi (X) = Ri-2 (X) mod Ri-1 (X) の商Q (X) 及び ω (X) を求めるものである。

【0073】先ず、図80期間Aにおいて、制御信号LDN(図8(a))によってRi レジスタにS ϵ (X)を記憶させ、Ri-1 レジスタにX⁸ を記憶させる。この場合には、R1 レジスタの次数deg Ri(X)<5 であるか否かを判定する。この例では、S ϵ (X)= α ² X⁷ + α ⁵ X⁶ + α ² X⁵ + α ⁶ X⁴ + α ⁶ X³ + α ⁸ X² +X+ α ⁸ であり次数は7であるので、次の処理を行う。

【0074】次に、図8の期間Bにおいて、Ri レジスタの最高次係数が0でなくなるまでシフトを行う。図8の場合には、最高次係数のR6は α^2 (=4 (HE X)) であるので、シフトは行わない。

【0075】次のC期間には、制御信号LDN2によって、Ri レジスタとRi-1 レジスタの内容を交換する。このとき、 X^8 ÷ S ε (X) の計算を開始して、Q (X) に最高次数の α^{13} (=D(HEX))を得る。これにより、Q(X)が有効な期間を示す信号QENが "H"となる。次数差が1であるので、除算は2クロックで終了する。次のD期間には、Q(X)として係数 α^2 (=2(HEX))が得られる。除算はこの時点で終了し、QENは"L"となり、SFTNは"H"となる

【0076】図8のE期間には、Ri レジスタに剰余多項式の係数が保存される。即ち、レジスタ21乃至28の各出力は、R7 = α^{13} 、R6 = α^7 、R5 = α^3 、R4 = α^{10} 、R3 = α^{10} 、R2 = α^{11} 、R1 = α^9 、R0 = 0 30 である。このE期間には、A期間と同一の動作によって次数判定を行う。この場合の次数は6であるので、次の動作に移行する。以後は期間A乃至Dの処理が繰返される。

【0077】F期間はB期間と同一の動作を行い、Ri レジスタの最髙次係数が0でなくなるまでシフトを行う。R6 が α ¹³であるのでシフトは行わない。

【0078】G期間はC期間と同一の動作を行い、制御信号LDN2によってRi レジスタとRi-1 レジスタとの内容を交換し、除算を開始してQ(X)に最高次数の 40 a⁴ (=3 (HEX)) を得る。次数差は1であるので、QENは2クロック分になる。

【0079】H期間は除算期間であり、Q(X)として α^5 (=6(HEX))が得られる。除算はH期間で終了し、QENは"L"となる。I期間はE期間と同一の動作を行い、Ri レジスタには剰余多項式の係数が保存される。即ち、R7=0、R6=0、R5=0、R4= α^2 、R3= α^3 、R2= α^{11} 、R1= α^6 、R0=0である。ここで、次数判定によって次数3を得る。これにより、処理を停止する。

14

【0080】一方、図7の積和演算器は上記式(5)のBi (X) = Bi-2 (X) - Qi $(X) \cdot Ri-1$ (X)から σ (X) を求めるものである。

【0081】積和演算は、図5の除算器から商Q(X)が入力される毎に行う。図9のA期間にはLDNは "L"となり、Bi レジスタには消失位置多項式の係数をプリセットする。Bi-2 レジスタ及びQBi レジスタはクリアする。この例では、Biレジスタのプリセット値は、上記式(5)からB2 = α^0 、B1 = α^7 、B0 = α^7 である。

【0082】次に、図90B期間には商Q(X)の上位係数から順に入力する。即ち、 α^{13} , α の順に入力され、A期間においてプリセットされたBi レジスタの $2^2 + \alpha^7 X + \alpha^7$ と商Q(X)とを乗算し、Bi-2 レジスタの内容0と加算する。ここで、図9 (α) に示すように、 α 0 レジスタをアクティブにする信号SFTN α 1 になり、 α 1 レジスタのみを動作させる。 α 2 レジスタ及び α 3 レジスタのデータは保持される。

20 【0083】次のC期間は、LDN3が"L"となり積和演算結果をBi レジスタに記憶させ、次回の計算用に、Bi レジズタの内容1をBi-2 レジスタに転送する。また、QBi レジスタはクリアする。このC期間において、1回目の積和演算結果(α^{13} X^3 $+ \alpha^2$ X^2 $+ \alpha^4$ $X + \alpha^8$)がBi レジスタに格納されることになる。

【0084】次のD期間は、B期間と同様に、Q(X)の上位係数から入力する。即ち、 α^4 , α^5 の順に入力する。そして、C期間においてプリセットされたBi レジスタの α^{13} X^3 + α^2 X^2 + α^4 X + α^8 とQ(X)とが乗算され、Bi-2 レジスタに格納されている X^2 + α^7 X + α^7 と加算される。

【0085】 E期間は、C期間と同様に、LDN3が "L"となり、積和演算結果をBi レジスタに記憶させる。Bi レジスタには積和演算の最終結果である Bi $(X) = \alpha^2 X^4 + \alpha^2 X^3 + \alpha^{12} X^2 + \alpha^{11} X + \alpha^5 = \sigma$ (X)

【0086】こうして、ユークリッド互除演算が行われる。ところで、ユークリッドの除算においては、プリセット値として修正シンドロームの係数が用いられる。また、積和演算では、プリセット値として消失位置多項式の係数が用いられる。そこで、本実施例においては、この点に着目して回路の共用化を図ることにより、回路規模を低減させている。

【0087】即ち、図2の修正シンドローム生成/ユークリッド用除算器3は図5の除算器にスイッチ150 乃至157, 159 を付加したものであり、最初に、シンドローム(S0 乃至S7) と消失位置係数(ELO0 乃至EL50 O7) から修正シンドロームを計算し、次いで、ユーク

が保持される。

リッドの互除法の除算によって誤り数値多項式を生成し ている。

【0088】つまり、先ず、スイッチ60乃至67によってシンドロームをRi レジスタにロードする。次に、スイッチ60乃至67に夫々乗算器159 及び加算器41乃至47の出力を選択させ、スイッチ150 乃至157 , 159 に端子 bを選択させる。そうすると、図2の回路は図10の太線で示す回路状態となる。

【0089】即ち、スイッチ158を介して各乗算器器159,51乃至57に夫々消失位置のデータEL〇0乃至EL〇7が入力され、各乗算器器159,51乃至57はRiレジスタからのシンドロームとの乗算を行う。この乗算結果は加算器41乃至47によって前段のRiレジスタの出力と加算されて、スイッチ60乃至67を介して次段のRiレジスタに格納される。このように、図10の回路状態は図4の回路と等価であることが分かる。なお、この場合にはSFTNは常に"L"とする。消失位置データの入力が終了すると、Riレジスタには修正シンドロームの係数が保持される。

【0090】次に、スイッチ60万至67にレジスタ31万至 20 38の出力を選択させ、スイッチ150万至157 , 159 に端子 a を選択させることにより、修正シンドローム計算用の回路からユークリッドの除算器用の接続にする。この場合には、図11の太線に示す接続状態となる。図11 と図5との比較から明らかなように、図11の太線の接続状態によってユークリッドの除算器が構成される。なお、この場合には、商Q(X)は乗算器72からスイッチ158 の端子 a を介して出力される。こうして、図2の回路によって修正シンドローム生成演算及びユークリッドの除算が行われる。

【0091】一方、図3の消失位置多項式生成/ユークリッド用積和演算回路4は図7の積和演算器にスイッチ161 乃至168 を付加したものであり、最初に、消失位置係数(ELOO 乃至ELO7)から消失位置多項式を生成し、次いで、ユークリッドの互除法の積和演算によって誤り位置多項式を生成している。

【0092】つまり、シンドローム計算が終了すると、 先ず、スイッチ140 乃至148 に夫々加算器100 乃至108 の出力を選択させ、最下位のレジスタのみに1をロード させ、他のレジスタには全て0をロードさせる。次い で、スイッチ161 乃至168 に端子 a を選択させる。これ により、図3は図12の太線に示す回路接続状態となる。

【0093】そうすると、乗算器90乃至98には消失位置 係数EL0 乃至EL7 が入力され、加算器100 乃至108 には乗算器90乃至98の出力及び前段のレジスタ180 乃至 187の出力が入力され、レジスタ180 乃至188 には加算 器100 乃至108 の出力が入力されて、図4と等価の回路 である消失位置多項式生成演算用の回路が構成される。 なお、消失位置多項式の生成演算時にはLDN3は常に 50 16

"L"である。消失位置係数の入力が終了すると、消失 位置多項式の係数が各レジスタ180 乃至188 保持され る。

【0094】次に、スイッチ140 乃至148 に加算器130 乃至138 の出力を選択させ、スイッチ161 乃至168 に端子bを選択させる。即ち、この場合には、図13の太線に示す回路接続状態となる。図13と図7の比較から明らかなように、図13の太線の接続によってユークリッドの積和演算器が構成される。

【0095】なお、この場合には、乗算器90乃至98には 消失位置係数ELO0 乃至ELO7に代えて除算の商Q (X)を与える。こうして、図3の回路によって消失位 置多項式生成演算及びユークリッドの積和演算が行われる。

【0096】このように、本実施例においては、ユークリッド互除演算の除算器にスイッチを付加するだけの簡単な構成の修正シンドローム生成/ユークリッド用除算器3を用い、修正シンドローム生成演算によって求めた修正シンドロームを保持するレジスタを利用してユークリッドの除算を行っている。また、ユークリッド互除演算の積和演算器にスイッチを付加するだけの簡単な構成の消失位置多項式生成/ユークリッド用積和演算回路を用い、消失位置多項式生成演算によって求めた消失位置多項式を保持するレジスタを利用してユークリッドの積和演算を行っている。これらの回路の共用化によって回路規模を著しく低減することができ、LSI化が容易となる。

【0097】また、図14及び図15の従来装置では、 I/Fを用いて演算結果のデータを転送すると共に、演 算の時間調整を行っているのに対し、本実施例では、回 路を共用化し、しかも、求めた修正シンドロームの係数 又は消失位置多項式の係数を保持するレジスタと次の除 算又は積和演算を行うためにこれらの係数をロードする レジスタとを共通にしているので、データの転送が不要 であり、処理速度を向上させることができるという利点 もある。

【0098】なお、本発明は上記実施例に限定されるものではなく、例えば、ガロア体GF(24)上でパリティ数を8であるものとして説明したが、GF(28)上においても実施可能であり、パリティ数についてはセル数を増加させ、次数判断を変更するだけで容易に対応することができる。

[0099]

【発明の効果】以上説明したように本発明によれば、高 速性を損なうことなく回路規模を低減することができる という効果を有する。

【図面の簡単な説明】

【図1】本発明の実施例に係る復号化装置の一実施例を 示すブロック図。

) 【図2】図1中の修正シンドローム生成/ユークリッド

用除算器3の具体的な構成を示す回路図。

【図3】図1中の消失位置多項式生成/ユークリッド用 積和演算回路4の具体的な構成を示す回路図。

【図4】修正シンドローム生成演算を行う原理回路を示 すブロック図。

【図5】ユークリッド互除演算の除算器を示す回路図。

【図6】消失位置多項式生成演算を行う原理回路を示す ブロック図。

【図7】ユークリッド互除演算の積和演算器を示す回路 図。

【図8】図5の動作を説明するためのタイミングチャー ١.

18 【図9】図7の動作を説明するためのタイミングチャー ト。

【図10】実施例の動作を説明するための説明図。

【図11】 実施例の動作を説明するための説明図。

【図12】 実施例の動作を説明するための説明図。

【図13】 実施例の動作を説明するための説明図。


【図14】従来の復号化装置を示す回路図。

【図15】図14中の修正シンドローム回路を示す回路


10 【符号の説明】

3…修正シンドローム生成/ユークリッド用除算器、4 …消失位置多項式生成/ユークリッド用積和演算回路


【図1】





【図2】




【図3】











[図10] ELO0 ~ELO1 S. 5 2


ELO0~1.




[図12]



[図13]





[図15]

